[ RC5-72 Key schneller finden ]

Begonnen von TRON, 24. Juni 2004, 16:45:59 Uhr

⏪ vorheriges - nächstes ⏩

0 Mitglieder und 1 Gast betrachten dieses Thema.

TRON

20. Juli 2004, 23:05:18 Uhr #40 Letzte Bearbeitung: 04. Dezember 2010, 02:43:43 Uhr von TRON
Antwort kam promt: (Michael S. (Informatinstechniker))

"Nach Kurzanalyse: Also die GO-2 Pipe nutzt MMX und macht immer 2 Berechnungen gleichzeitig. Die MA-4 Pipe nutzt bereits SSE und macht immer 4(!) Berechnungen gleichzeitig. Hmmm... gut aber der steht für mich doch nicht zur Auswahl...!?  :-\"

Flocki

Wenn du das Projekt richtig beschleunigen willst, lernst du mit FPGAs um zugehen und bastelst eine Hardwarelösung. Wenn das gut designt ist, müsste die Lösung jeden Takt ein Ergebnis ausspucken und du kannst die Dinger bei 100 MHz takten. Ich wollte mich schon länger mal damit beschäftigen, habe aber momentan sehr viel um die Ohren. Wenn ich mal richtig viel Zeit habe, versuche ich mich vielleicht daran.

Alternativ wäre es noch eine Möglichkeit, massiv parallelgeschaltet viele Mikroprozessoren zu verwenden. Eine grobe Abschätzung von mir hat ergeben, dass die Anschaffungskosten für sowas wohl etwas höher sind, als für einen PC gleicher RC5-Rechenleistung, der Stromverbrauch aber um Größenordnungen kleiner wäre.

Von September bis Februar geht es bei mir wieder etwas geruhsamer zu, mal schauen, was sich dann so ergibt...

TRON

21. Juli 2004, 00:37:04 Uhr #42 Letzte Bearbeitung: 04. Dezember 2010, 02:44:36 Uhr von TRON
OK!

Dann werde ich mir das mal vormerken!  ;) Ich leite Deinen Beitrag mal weiter... mal schauen was die Anderen dazu beisteuern können!

Greez!

Gudi

21. Juli 2004, 10:10:56 Uhr #43 Letzte Bearbeitung: 04. Dezember 2010, 10:20:58 Uhr von tyco
Zitat von: .::TRON::. am 20. Juli 2004, 23:05:18 Uhr
Antwort kam promt:


Michael S. (Informatinstechniker)

"Nach kurzanalyse: Also der r72-go2 Core nutzt MMX und macht immer 2 Berechnungen gleichzeitig. Der r72-ma4 Core nutzt bereits SSE und macht immer 4 (!!!) Berechnungen gleichzeitig. Probier doch den mal, ob der nicht schneller ist..."


>>> Hmmm... gut aber der steht für mich doch nicht zur Auswahl...!?  :-\ <<<

der ma4-core ist für die intel p4... ein athlon ist damit ca 30% langsamer als mit dem go-2. weiß auch gar nicht, ob der überhaupt richtig approved ist, oder ob der sgp-3 core trotzdem schneller ist...

drizzt81

Zitat von: Flocki am 21. Juli 2004, 00:27:15 Uhr
Wenn du das Projekt richtig beschleunigen willst, lernst du mit FPGAs um zugehen und bastelst eine Hardwarelösung. Wenn das gut designt ist, müsste die Lösung jeden Takt ein Ergebnis ausspucken und du kannst die Dinger bei 100 MHz takten. Ich wollte mich schon länger mal damit beschäftigen, habe aber momentan sehr viel um die Ohren. Wenn ich mal richtig viel Zeit habe, versuche ich mich vielleicht daran.

Alternativ wäre es noch eine Möglichkeit, massiv parallelgeschaltet viele Mikroprozessoren zu verwenden. Eine grobe Abschätzung von mir hat ergeben, dass die Anschaffungskosten für sowas wohl etwas höher sind, als für einen PC gleicher RC5-Rechenleistung, der Stromverbrauch aber um Größenordnungen kleiner wäre.

Von September bis Februar geht es bei mir wieder etwas geruhsamer zu, mal schauen, was sich dann so ergibt...

gibt dazu gerade in der RC5 mailing ist ein bisserl diskussion... denken aber alle eher an ASICs (in Hardware) und nicht FPGA, wenn ich das richtig ueberflogen habe.

Flocki

Hallo!

Vielen Dank für den Hinweis auf die Hardware-Mailinglist, die kannte ich bis jetzt noch gar nicht.

Das Problem mit ASICs ist halt, dass die Fertigung erst ab ca. 50000 rentabel und auch dann noch sehr teuer ist. Außerdem dürfte die Entwicklungszeit wohl wesentlich höher sein.
Dafür gibt es natürlich viele nicht zu unterschätzende Vorteile.

Florian

TRON

22. Juli 2004, 01:01:18 Uhr #46 Letzte Bearbeitung: 22. Juli 2004, 01:05:31 Uhr von .::TRON::.
Welche? - Redundanz? - Oder bin ich jetzt völlig falsch?   :-\

drizzt81

Zitat von: .::TRON::. am 22. Juli 2004, 01:01:18 Uhr
Welche? - Redundanz? - Oder bin ich jetzt völlig falsch?   :-\


Nein, ASIC kann man erheblich schneller takten. Ausserdem kann es sein, dass auch ein grosses FPGA nicht genug "gates" hat um den algorithmus als pipeline zu implementieren. Ausserdem wuerde ein ASIC hoechswahrscheinlich weniger strom verbrauchen und auch noch kleiner sein.

TRON

23. Juli 2004, 19:04:43 Uhr #48 Letzte Bearbeitung: 26. Juli 2004, 19:56:03 Uhr von .::TRON::.
Aha!

Wie kann ich euch dabei supporten?

TRON

Hab' da was gefunden:

Versuche diesen Thread zu aktualisieren...  ;)


BroadbandsPeport! (http://www.broadbandreports.com/forum/remark,12320592)

Gudi

*kurz überflogen hab*  - da steht bullshit. ::)

TRON

Hmmmmmmmmmmm....
hab aber was anderes gefunden - in Bezug auf die Parallelität.


ZitierenIn my experience, the Distributed.net project is the only other one that fine-tuned assembley coded their work - and I don't think they've done that *yet* on the current RC5-72 project clients.

I do miss the days that the K5 was *the* most efficient RC5 cruncher per Mhz - first along came the Athlon, which barely edged it out, then the P-III got fine-tuned and ran almost as well as the Athlon, then the G4 Altivec core showed up and that AltiVec client blew EVERYTHING else out of the water - though my K5 PR166s were STILL faster (at 117.5 actual Mhz) than MMX Pentiums up to 166, and very close to the 200Mhz MMX Pentiums even after the "MMX" core showed up....

I'd be curious to see how a ClearSpeed client would do - RC5 uses a lot of 32-bit integer operations, and CAN be easily paralellised (have each "core" work on a seperate key at the same time, similar to how the EFF dedicated DES cracker machine worked)....


Klingt interessant, aber war das Parallele Verarbeiten nicht immer ein Verlustgeschäft!?

Spider-Mann

24. Januar 2005, 21:39:15 Uhr #52 Letzte Bearbeitung: 24. Januar 2005, 21:55:12 Uhr von Spider-Mann
Ob ich mit einem Prozessor 8 WUs gleichzeitig rechne oder hintereinander, daß dürfte egal sein.

Das ist nur interessant, wenn du wirklich mehrere Prozessoren hast, und dann rechnet der Client
automatisch parallel mit jedem Prozessor an einer WU, es sei denn du sagst ihm er soll es nicht tun.

[Edit]
Habe nochmal ein bischen gerechnet.
RC5-72 heißt ja 72-Bit-Verschlüsselung, also 272 Schlüssel, bzw. da in jeder WU 232 Schlüssel sind
240 WUs.

272 = 4.722.366.482.869.645.213.696 Schlüssel

Aktuelle Keyrate ist ca. 200 GigaKeys/sec.
Daraus folgt, daß wir bei dieser Keyrate noch ca. 23611832414 Sekunden bzw. ca. 750 Jahre brauchen werden
um alle Möglichkeiten durchzuprobieren.

Da ist es reichlich egal ob dein Rechner 5% schneller ist.
Wrote with 100% recycled Bits.

Wer Rechtschreibfehler findet darf sie behalten.
Sie sind OpenSource und dürfen von jedem in beliebiger Form benutzt und verändert weden.
Wenn Autofahren verboten ist nachdem man Alkohol getrunken hat, warum haben Bars und Kneipen dann Parkplätze?

Gudi

24. Januar 2005, 21:52:35 Uhr #53 Letzte Bearbeitung: 24. Januar 2005, 21:54:24 Uhr von Gudi
damit ist eine parallele verarbeitung über die mmx / sse-register gemeint. dafür ist das schließlich da. und das wird auch schon länger gemacht, sowohl bei den intel-cores als auch beim amd-core. das bedeutet aber nicht, dass ganze WUs parallel verarbeitet werden (dafür reichts nicht aus), sondern nur, dass gewisse teile im algorithmus parallel gemacht werden können (zB bei matrix-multiplikationen, die im algorithmus öfters mal vorkommen - da kann man dann zB 4 int-werte auf einmal addieren/multiplizieren).

Zitat von: Spider-Mann am 24. Januar 2005, 21:39:15 Uhr
Ob ich mit einem Prozessor 8 WUs gleichzeitig rechne oder hintereinander, daß dürfte egal sein.

durch die vermehrten thread- oder gar prozesswechsel (und das damit verbundene sichern von registern/stack) geht schon zeit verloren, die auf dauer schon bemerkbar sind.